이 글은 Vivado 2020.2에서 부분 재구성(Partial Reconfiguration)을 다루는 네 편의 튜토리얼 시리즈의 메인 페이지입니다. 따라서 Xilinx의 series-7 FPGA 이후 제품군을 대상으로 합니다.
Vivado로 부분 재구성(Partial Reconfiguration) 프로젝트를 구현할 때 가장 권위 있는 자료는 Xilinx 사용자 가이드 UG909입니다. 이 시리즈의 글들은 이 문서를 보완하는 용도로 읽어야 하며, 결코 그 대체물이 아닙니다.
또한 Xillybus IP 코어(IP core)를 사용하여 PCIe 또는 USB 3.x를 통해 부분 비트스트림(partial bitstream)을 전달하는 방법을 보여 주는 별도의 페이지도 있습니다.
이 튜토리얼의 첫 번째 글은 Vivado와 FPGA의 재프로그래밍 자체와 관련해, 부분 재구성(Partial Reconfiguration)이라는 전체 메커니즘이 어떻게 동작하는지 설명합니다. 두 번째 글은 그 뒤를 이어 FPGA 프로젝트에서 부분 재구성(Partial Reconfiguration)을 사용하도록 구현하는 절차를 개괄합니다.
세 번째 글은 FPGA가 비트스트림(bitstream)으로 로드되는 동안 어떤 일이 일어나는지, 그리고 FPGA가 제대로 다시 동작하도록 보장하는 방법을 다룹니다. 네 번째이자 마지막 글은 부분 재구성(Partial Reconfiguration)을 Remote Update(원격 업데이트)를 구현하는 수단으로 사용하려는 분들을 위한 것입니다. 이 글은 Vivado가 이러한 사용 사례를 자연스럽게 지원하지 못하는 점에 대한 실용적인 해결책을 제시합니다. 전체적인 그림을 완성하기 위해, Vivado가 OOC(Out-of-Context) 런과 DCP(Design CheckPoint) 파일을 어떻게 활용하여 부분 재구성 작업 흐름을 수행하는지도 간략히 설명합니다.
이 네 편의 글은 다음과 같습니다.