FPGA を確実かつ信頼性高く動作させるには、リセットやその他の方法で FPGA を初期化することが必要です。しかし、このテーマはしばしば軽視され、Verilog や VHDL のコードパターンを使うことだけに矮小化されてしまいます。「リセットがあり、みんなと同じように使っていれば、すべてうまくいく」という誤った信念とともに。
この 3 ページ構成の連載は、このテーマに関する主要な考慮事項を概説する試みです。
第 1 ページでは、非同期リセット(asynchronous reset)の一般的な使い方が、せいぜい部分的にしか機能しない理由を説明します。非同期リセットをまったく使わない人は、読み飛ばしても問題ありません。
第 2 ページでは、同期リセット(synchronous reset)と非同期リセットの比較、およびロジックを初期化するための他の選択肢について論じます。
第 3 ページでは、より実践的なアプローチを取り、電源投入後に FPGA を正しく起動するための、またユーザーによるリセット要求(リセットボタンなど)に応答するためのリセットコントローラを提案します。
もう一度、3 つのページをタイトル付きのリンクとして示します。