01signal
.com
logic design技术
中文
|
日本語
|
한국어
|
English
Crossing clock domains
Clock domains、 related clocks 和 unrelated clocks
Metastability 和 clock domain crossing的基础知识
Clock domain crossing 带数据
初始化 FPGA 和 resets
FPGA上的Asynchronous resets : 并不像许多人认为的那么容易
FPGA上的Resets : 同步、异步还是根本不同步?
logic 用于正确启动和重置 FPGA
Verilog中的算术
Verilog中的Signed arithmetics : 唯一需要知道的规则
此页面由英文自动翻译。 如果有不清楚的地方,请参考
原始页面
。