01signal
.com
特定于 Intel FPGA (Altera)的主题
中文
|
日本語
|
한국어
|
English
set_input_delay 和 set_output_delay 约束上Quartus的时序分析(timing analysis)
Quartus、时序收敛(timing closure): 获取简明的 multi-corner timing 路径报告
Quartus: SDC 文件中 derive_pll_clocks 的重要性
Quartus / Linux: 使用命令行对 FPGA 进行编程
Quartus: 将寄存器(registers)装入 I/O cells
此页面由英文自动翻译。 如果有不清楚的地方，请参考
原始页面
。