01signal
.com
约束条件与设计工具控制
中文
|
日本語
|
한국어
|
Français
|
Deutsch
|
Español
|
English
时序与时序约束
时序就是一切
逻辑设计中的时序基础
时钟周期约束及其时序分析
关于时钟周期约束的更多内容
时序收敛的艺术
时序收敛的策略
时钟周期约束与时钟对象
使用 Tcl 命令选择逻辑元件
时序例外(Timing Exceptions)
时序约束(timing constraints)与时钟域交叉
多周期路径的时序约束
选择 I/O 时序的策略
I/O 时序约束的 SDC 语法
验证时序约束是否正确
在 SDC 时序约束中使用通配符与 -hierarchical
本页由机器从英文翻译而来。如有疑问,请参阅
原文
。